当前位置:   article > 正文

FPGA设计之跨时钟域(CDC)设计篇(2)----如何科学地设计复位信号?_fpga跨时钟为什么要产生复位信号

fpga跨时钟为什么要产生复位信号

1、复位是干嘛的?

        时钟信号和复位信号应该是一个数字系统最重要和最常用的两个信号了。时钟的重要性大家都懂,没有时钟整个系统就无法同步,自然也就谈不上运行了。那么复位(reset)到底是干嘛的?

        所有的数字系统在上电的时候都会进行复位,这样才能确保该系统的初始运行状态;还有一旦系统工作不正常,也需要一个复位来把它重新拉回正轨。总结下来复位的用途如下:

  • 使电路在仿真时有确定的初始值

  • 使电路在上电复位后从确定的初始状态开始运行

  • 使电路在陷入异常状态时能通过复位回到可控状态

既然复位那么重要,那我们有必要好好思考下该如何科学地设计复位。

2、复位到底在复位什么?

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/一键难忘520/article/detail/901931
推荐阅读
相关标签
  

闽ICP备14008679号