Xilinx FPGA GTX的DRP速率配置详解_fpga drp

1 概述

本文用于讲解xilinx FPGA中的GTX的DRP的配置情况，用示例讲解配置过程。

GTX 是FPGA的高速bank 信号模块；

DRP即Dynamic Reconfiguration Port，动态重配置端口，允许动态修改设备的参数。

2 引用

《UG476》 7 Series FPGAs GTX/GTH Transceivers

《pg168》 7 Series FPGAs Transceivers Wizard v3.5

3 DRP的信号端口

4 DRP的读写时序

5 GTX的速率的配置关系

5.1 CPLL模式的速率配置关系

CPLL的速率一般为0-6Gbps。

5.2 QPLL模式的速率配置关系

6 速率相关DRP寄存器地址设置

7 典型协议的速率配置关系

7.1 CPLL配置情况

7.2 QPLL配置情况

8 GTX例程代码中的DRP位置

9 相关文章

基于xilinx vivado的GTX/GTP ip核设置与例程代码使用详解

---

Xilinx FPGA GTX的DRP（Dynamic Reconfiguration Port）的时序配置模块

参考时钟与GTX linerate的配置关系与快速计算表格如下：
表格样式：

计算表格下载地址：

xilinx GTX 用DRP接口配置linerate的计算表格