当前位置:   article > 正文

FPGA多周期路径约束_什么时候会用到multicycle的约束

什么时候会用到multicycle的约束

多周期路径约束主要用在四种情况下。
①带有使能的数据(例如:使能周期为2倍的时钟周期
set_multicycle_path -from [get_cells {cmd_parse_i0/send_resp_data_reg[]}] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[]}] 2
set_multicycle_path -hold -from [get_cells {cmd_parse_i0/send_resp_data_reg[]}] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[]}] 1
第一句没有写setup或hold,则默认为setup,(多周期路径约束语句中,默认情况下setup为1,hold为0)
②两个有数据交互的时钟之间存在相位差
③存在快时钟到慢时钟的路径
④存在慢时钟到快时钟的路径

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/羊村懒王/article/detail/718705
推荐阅读
相关标签
  

闽ICP备14008679号