FPGA配置过程中外部时钟EMCCLK频率确定

作者：空白诗007 | 2024-08-17 16:07:03

踩

emcclk

参考手册：DS182-Kintex-7 FPGAs Data Sheet:DC and AC Switching Characteristics

XAPP587-BPI Fast Configuration and iMPACT Flash Programming with 7 Series FPGAs

FPGA配置过程中，如果在BitGen软件中选择使用外部时钟，那么EMCCLK外接时钟的频率如何确定？

最大频率 = 1/（CLK到输出有效的延时+FPGA的建立时间+板子延时），如果板子延时可以忽略不计，最大EMCCLK
将受到数据表规范FEMCCK的限制，最大时钟为100MHZ。

结论：EMCCLK外接时钟的频率一般来说应小于100KHZ,大于66MHZ。

对于JS2800AP30TF型号的flash，Tchqv最大值为17ns；

BPI模式数据建立时间最小值为4ns（FPGA速度等级为-2）；

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/空白诗007/article/detail/993465