这个屌丝很懒，什么也没留下！

Verilog笔记：输出为X态红色信号的原因_verliog中led的输出为啥是xx

作者：空白诗007 | 2024-06-24 01:21:13

verliog中led的输出为啥是xx

X态主要是没有赋初值造成的，目前遇到的几种原因总结如下：

3、时钟、复位、输入都正常，但是输出为X态：

我写的tb有问题，复位有效时间太短，复位有效时，时钟没有产生上升沿，

所以输出没有成功赋初值，如下所示：

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/空白诗007/article/detail/751245