【异步FIFO的一些小事·2】异步FIFO中异步走线延时约束的一些思考_异步最大延迟约束

前言

【异步FIFO的一些小事·0】异步FIFO同步化设计

【异步FIFO的一些小事·1】空满判断与格雷码

一直以来异步FIFO都是数字前端的心腹大患，今天的问题来到了，异步FIFO中跨异步走线的约束与影响。

异步FIFO结构

 画了下异步FIFO的简图，橘色为写时钟域，蓝色为读时钟域，结构有以下几个核心点：

1.数据ram/mem置于写侧，读取时不进行跨异步直接进行数据选取；

2.写指针打三拍向读时钟域同步，在读时钟域进行“空”状态判定；

3.读指针打三拍向写时钟域同步，在写时钟域进行“满”状态判定；

走线延时的几个问题点

 wr_ptr走线太慢的影响

wr_ptr走线时间