赞
踩
RGMII&SGMII&QGMII电路设计01_哔哩哔哩_bilibili
从硬件的角度来说,以太网接口电路主要由MAC(Media Access Control:媒体访问控制)控制器和物理层接口 PHY(Physical Layer,PHY)两大部分构成。
以太网的通信离不开物理层PHY芯片的支持,以太网MAC和PHY之间有一个接口,常用的接口有MII、RMII、GMII、RGMII等。
简述 | 管脚 | 速率计算 | |
MII | MII(Medium Independent Interface,媒体独立接口):MII支持10Mbps和100Mbps的操作,数据位宽为4位,在100Mbps传输速率下,时钟频率为25Mhz。 MII接口一共有16根线。 | ||
RMII | 在MII基础上精简的100Mbps/10Mbps接口;通过提升Clock 频率保持与MII一样的速率。 数据位宽为2位,在100Mbps传输速率下,时钟频率为 50Mhz。 | ||
GMII | 在MII接口基础上提升了数据位宽和Clock频率,成为1000Mbps接口 GMII(Gigabit MII):GMII接口向下兼容 MII接口,支持10Mbps、100Mbps和 1000Mbps的操作,数据位宽为8位,在1000Mbps传输速率下,时钟频率为125Mhz。 | ||
RGMII | RGMII(Reduced GMII):RGMII是GMII的简化版,数据位宽为4位,在1000Mbps传输速率下,时钟频率为125Mhz,在时钟的上下沿同时采样数据。在100Mbps和10Mbps通信速率下,为单个时钟沿采样。 | ||
SGMII | SGMII--Serial Gigabit Media Independent Interface 串行GMII,为了达到1000Mbps,时钟频率提升 |
I/O | Pin | 描述 |
RX | RX_D[3:0] | 接收数据 |
RX_CLK | 接收参考时钟 | |
RX_CTL | 接收控制信号给MAC | |
TX | TX_D[3:0] | 发送数据 |
TX_CLK | 发送参考时钟 | |
TX_CTL | 从MAC发送控制信号 | |
其他 | ETH_RESET_N | 芯片复位信号 |
CRS:Carrier Sense COL:Collision Detectd | 载波侦测信号 冲突检测信号 CRS和COL这两个引脚一般用在半双工的模式,一般用不着) | |
ETH_MDC(Management Data Clock) | 数据管理时钟 | |
ETH_MDIO(Management Data I/O) | 数据输入/输出管理 |
裕太微电子推出两款自主研发的国产以太网PHY芯片
裕太微自主研发的国产四通道千兆以太网收发器
芯片YT8614H和八通道千兆以太网收发器芯片YT8618H 正式发布。
特点 | 性能 |
高度稳定 | |
功能丰富 | |
功耗更低 | |
成本结构更良好 |
Pin | type | description |
RSET | O | Reference(external resistor reference) |
REG_OUT | O | Switching regulator 1.0V output. Connect to a 2.2μH inductor |
1、UTP Applications diagram
2、fiber Application diagram
3、UTP/fiber to RGMII Application diagram
4、SGMII to RGMII Application diagram
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。