当前位置:   article > 正文

Verilog实现模长等于六十的二进制编码计数器

Verilog实现模长等于六十的二进制编码计数器

注释都加上了  

由于参考网上的代码,其实现了置数 ,使能等功能,一并加上了  

编译结果能通过 

百度网盘文件下载:https://pan.baidu.com/s/1IVTD19NRk-s2dKBXtATkAA

 module counter(
                            rst_n,        //复位
                            clk,        //时钟
                            en,            //使能
                            load,        //置数
                            cnt_load,
                            cnt            
                                 );
                                 
parameter CNT_SIZE =60;

input rst_n;        //复位
input clk;            //时钟
input en;            //使能
input load;            //置数
input [59: 0] cnt_load;

output [ 59: 0] cnt;
reg [59: 0] cnt;


//带有同步复位、使能、置数端的计数器

always@(posedge clk)
    if(!rst_n)            //判断是否需要复位
        cnt <= 8'd0;    //初始化cnt
    else if(en)            //判断是否使能
        if(load)        //判断置数端并寄存器置数
            cnt <= cnt_load;
        else 
            cnt <= cnt + 1;        //给cnt累加赋值
endmodule

参考的 资料也有,这边贴一下链接,可以去看一下

六位  十位进制计数器
 
 
使用二进制循环码实现循环计数器
 
best regards。

 

转载于:https://www.cnblogs.com/liguo-wang/p/9099619.html

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/weixin_40725706/article/detail/776754
推荐阅读
相关标签
  

闽ICP备14008679号