Verilog 多路选择器（MUX），锁存器（Latch）推荐写法_mux是什么逻辑运算

作者：weixin_40725706 | 2024-03-18 13:36:00

踩

mux是什么逻辑运算

Veriog中二选一MUX推荐写法：


always @(a, b, sel)
   if (sel == 1'b1)
         z = a;
   else  z = b;

MUX为组合逻辑，用always来描述的时候，敏感变量列表中要包含在块中出现的所有变量，如上面代码中的 “ a，b，sel ”，如果不包含 sel ，则代表了一个抽象意义上的锁存器，它锁存的是选择信号，而不是输入值。

Verilog中D锁存器的推荐写法：


always @ (D, sel)
   if  (sel == 1'b1)
       Q  =  D；

上面的代码中，if 和 else 没有配对，系统综合的时候会默认在 sel == 1'b0 的情况下，输出是不变的，即 Q = Qn ，故上面的代码会被综合成D锁存器，sel 作为 D 锁存器的使能端。

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/weixin_40725706/article/detail/263416?site