SRAM DRAM时序分析_sram时序

SRAM时序

SRAM读周期

tRC:读周期，指对芯片连续两次读操作之间的最小间隔时间。
tA:从给出有效地址后到数据在外部数据总线上稳定出现所需的时间。
tCO:片选到数据输出延迟的时间。
tCX:片选到数据输出有效的时间。
tOTD：片选无效后数据还需在数据总线上保持的时间。
tOHA：地址失效后，数据线上的有效数据维持时间，以保证所读数据可靠。

SRAM写周期

tWC:连续两次写操作之间的最小时间间隔.
tAW:滞后时间,地址有效后，等待WE信号有效。
tW:写数时间。
tDW:写入数据必须在写无效之前tDW时间就送到数据总线上。
tDH:写信号无效后数据保持时间。
tWR:写恢复时间。

DRAM时序

读周期
行地址有效 -> 行地址选通 -> 列地址有效 -> 列地址选通 -> 数据输出 -> 行选通，列选通以及地址撤销

写周期
行地址有效 -> 行地址选通 -> 列地址，数据有效 -> 列地址选通 -> 数据输入 -> 行选通，列选通以及地址撤销

刷新周期
刷新行地址有效 -> nRAS有效 -> 刷新地址和nRAS撤销

刷新策略

• 集中式刷新：刷新方式为前面的时间一直进行读取操作，后面的时间进行对全部存储单元刷新。
  优点：存储器系统的平均读写周期接近于存储器件的读写周期
  缺点：在刷新过程中不允许读写，存在"死时间"
• 分散式刷新：指对每行存储单元的刷新分散到每个存取周期内完成。每存取一次后就进行一个刷新操作，存取与刷新交替进行。
• 异步刷新：它将每一行的刷新都分开来，也就是说只要在规定的时间完成对每一行一次的刷新就行，即只用(a) nRAS 信号的刷新模式。