【数电基础】——触发器_d触发器

目录

1.大纲

2.双稳态电路 

3. SR锁存器（或非门构成）

 4.SR锁存器（与非门构成）

 5.门控SR锁存器（与非门构成）

 6.触发器

1.D触发器 （电平触发）

 2.D触发器（上升沿触发）

2.T触发器

 3.JK触发器

---

1.大纲

 在数字电路设计里面只需要掌握上升沿触发的D触发器（DFF）

 能够知道数字电路的本质是一个状态机，是电路内部的在状态在不断的跳转。

2.双稳态电路 

3. SR锁存器（或非门构成）

 

 4.SR锁存器（与非门构成）

 5.门控SR锁存器（与非门构成）

 6.触发器

 在数字电路设计中，我们只用上升沿触发的D触发器作为基本时序逻辑单元

1.D触发器 （电平触发）

 2.D触发器（上升沿触发）

 当上升沿（CLK）来的时候，Q发生改变（如果此时D为1，那么Q为1.如果此时D为0，那么Q为0），在其他时间Q保持和上一个状态一样。

 一定要会分析上升沿触发的D触发器的波形图！！！

 PS:上图是3个D触发器连接，Q1采D的值，Q2采Q1的值，Q3采Q2的值，并且这3个D触发器都是由同一个时钟信号触发的。当上升沿来的时候，Q1、Q2、Q3会发生变化，而且只会在上升沿结束的时候才发生改变。那么当上升沿来的时候，Q2采Q1采的是Q1在上升沿来之前的值，同理Q3采Q2也是一样。

我们可以发现Q3比Q2落后一个周期，Q2比Q1落后一个周期。

我们可以将上述图写成并行执行（同时发生）的非阻塞复制语句

Q1<=D

Q2<=Q1

Q3<=Q2

2.T触发器

 3.JK触发器