Verilog刷题笔记44

作者：weixin_40725706 | 2024-03-28 19:37:17

Verilog刷题笔记44

题目：Consider the n-bit shift register circuit shown below:
在这里插入图片描述
解题：

module top_module (
    input clk,
    input w, R, E, L,
    output Q
);
    always@(posedge clk)begin
        if(L==1)
            Q<=R;
        else
            Q<=(E==1)?w:Q;
    end
                

endmodule
1
2
3
4
5
6
7
8
9
10
11
12
13
14

结果正确：
在这里插入图片描述
注意点：
注意将电路图读懂，转换为易结题的逻辑。

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/weixin_40725706/article/detail/330914?site